VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS

PCT

INTERNATIONALER VORLÄUFIGER BERICHT ÜBER DIE PATENTIERBARKEIT

(Kapitel II des Vertrags über die internationale Zusammenarbeit auf dem Gebiet des Patentwesens)

	zeichen des Anmeld 23 PCT	lers oder Anwalts	WEITERES VORGE	HEN	siehe Formblatt PCT/IPEA/416
Internationales Aktenzeichen PCT/DE2005/000080		Internationales Anmelded 21.01.2005	latum (TagMonatUahr)	Prioritätsdatum (TagMonatVahr) 03.02.2004	
	ationale Patentklass H01L29/12	sifikation (IPC) oder	r nationale Klassifikation un	d IPC	
Anmel FOR:	lder SCHUNGSZEN	TRUM JÜLICH	GMBH et al.		
·	Bei diesem Beric internationalen vo Artikel 36 übermi	orläufigen Prüfun	h um den internationaler ig beauftragten Behörde	n vorläufigen Prüfungsb nach Artikel 35 erstellt	ericht, der von der mit der wurde und dem Anmelder gemäß
2.	Dieser BERICHT	umfaßt insgesa	mt 7 Blätter einschließlic	ch dieses Deckblatts.	
3.	Außerdem liegen	dem Bericht AN	LAGEN bei; diese umfa	ssen	Security and the second of the
a. 🛛 (an den Anmelder und das Internationale Büro gesandt) insgesamt 1 Blätter; dabei					
	zugru	ınde liegen, und <i>k</i>	eibung, Ansprüchen und oder Blätter mit Berichtig 07 der Verwaltungsvorsc	ungen, denen die Behö	geändert wurden und diesem Bericht örde zugestimmt hat (siehe Regel
	Gründ	den nach Auffass	åtter ersetzen, die aber a sung der Behörde eine Ä dung in der ursprünglich	inderung enthalten, die	unkt 4 und im Zusatzfeld angegebenen über den Offenbarungsgehalt der g hinausgeht.
•	b. (nur an da angeben) elektronis	as Internationale	Büro gesandt) insgesan	nt (bitte Art und Anzahl die dazugehörigen Tab	der/des elektronischen Datenträger(s) vellen enthält/enthalten, nur in angegeben (siehe Abschnitt 802 der
4.	Dieser Bericht er	nthält Angaben z	u folgenden Punkten:		
	☑ Feld Nr. I	Grundlage des	Berichts		
	☐ Feld Nr. II	Priorität			
	☐ Feld Nr. III	Keine Erstellun Anwendbarkeit		r Neuheit, erfinderische	Tätigkeit und gewerbliche
	☐ Feld Nr. IV	-	heitlichkeit der Erfindung		
	⊠ Feld Nr. V	und der gewert	olichen Anwendbarkeit; l	(2) hinsichtlich der Neu Interlagen und Erklärur	nheit, der erfinderischen Tätigkeit ngen zur Stützung dieser Feststellung
	Feld Nr. VI	-	eführte Unterlagen		
Ì			ngel der internationalen /		
	⊠ Feld Nr. VIII	Bestimmte Ber	nerkungen zur internatio		
Datur	m der Einreichung d	les Antrags		Datum der Fertigstellung	g dieses Berichts
05.1	2.2005			04.05.2006	
Name und Postanschrift der mit der internationalen vorläufigen Prüfung beauftragten Behörde				Bevollmächtigter Bedien	isteter
Europäisches Patentamt D-80298 München				Dauw, X	
_		19 2399 - 0 Tx: 523 89 2399 - 4465	656 epmu d	Tel. +49 89 2399-7674	Pare ourse on the
1				1	

INTERNATIONALER VORLÄUFIGER BERICHT ÜBER DIE PATENTIERBARKEIT

Internationales Aktenzeichen PCT/DE2005/000080

	Felo	d Nr. I Grundlage des Beri	chts			
1.	Hins	chtlich der Sprache beruht der Bescheid auf				
	\boxtimes	der internationalen Anmeldu	ng in der Sprache, in der sie eingereicht wurde.			
		es sich um die Sprache der internationale Recherche Veröffentlichung der inter	ationalen Anmeldung in die folgende Sprache, bei der Übersetzung handelt, die für folgenden Zweck eingereicht worden ist: (nach Regeln 12.3 a) und 23.1 b)) nationalen Anmeldung (nach Regel 12.4 a)) Prüfung (nach Regeln 55.2 a) und/oder 55.3 a))			
2.	Ann	Hinsichtlich der Bestandteile* der internationalen Anmeldung beruht der Bericht auf <i>(Ersatzblätter, die dem</i> Anmeldeamt auf eine Aufforderung nach Artikel 14 hin vorgelegt wurden, gelten im Rahmen dieses Berichts als "ursprünglich eingereicht" und sind ihm nicht beigefügt):				
	Bes	schreibung, Seiten				
	1-20	0	in der ursprünglich eingereichten Fassung			
	Ans	sprüche, Nr.				
	2-13	ಟಿ ಎಳ್ಳುವರು ಗಿಂಡ್ . ನೆ ನೇ ಪ್ರಭಾವ ಎಂದು ಕೇಶ್. ವ	in der ursprünglich eingereichten Fassung			
	1		eingegangen am 05.12.2005 mit Schreiben vom 05.12.2005			
	Zeid	Zeichnungen, Blätter				
	1/6-	-6/6	in der ursprünglich eingereichten Fassung			
	□ Sec	einem Sequenzprotokoll und quenzprotokoll	/oder etwaigen dazugehörigen Tabellen - siehe Zusatzfeld betreffend das			
3.		Aufgrund der Änderungen sind folgende Unterlagen fortgefallen: ☐ Beschreibung: Seite ☐ Ansprüche: Nr. ☐ Zeichnungen: Blatt/Abb. ☐ Sequenzprotokoll (genaue Angaben): ☐ etwaige zum Sequenzprotokoll gehörende Tabellen (genaue Angaben):				
4.	Auf	fgelisteten Änderungen erstel Iffassung der Behörde über de egel 70.2 c)). Beschreibung: Seite Ansprüche: Nr. Zeichnungen: Blatt/Abb. Sequenzprotokoll (genau etwaige zum Sequenzpr	otokoll gehörende Tabellen <i>(genaue Angaben)</i> :			
	* "e	Wenn Punkt 4 zutrifft ersetzt" versehen werde	, können einige oder alle dieser Blätter mit der Bemerkung n.			

Feld Nr. V Begründete Feststellung nach Artikel 35 (2) hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung

1. Feststellung

Neuheit (N)

Ja: Ansprüche 7, 11

Nein: Ansprüche 1-6, 8-10, 12, 13

Erfinderische Tätigkeit (IS)

Ja: Ansprüche

Nein: Ansprüche 7, 11

Gewerbliche Anwendbarkeit (IA)

Ja: Ans

Ansprüche: 1-13

Nein: Ansprüche:

2. Unterlagen und Erklärungen (Regel 70.7):

siehe Beiblatt

Feld Nr. VIII Bestimmte Bemerkungen zur internationalen Anmeldung

Zur Klarheit der Patentansprüche, der Beschreibung und der Zeichnungen oder zu der Frage, ob die Ansprüche in vollem Umfang durch die Beschreibung gestützt werden, ist folgendes zu bemerken:

siehe Beiblatt

10/588243 IAP11 Rec'd PCT/PTO 02 AUG 2006.

INTERNATIONALER VORLÄUFIGER BERICHT ZUR PATENTIERBARKEIT (BEIBLATT)

Internationales Aktenzeichen

PCT/DE2005/000080

In diesem Bescheid werden folgende, im Recherchenbericht zitierte Dokumente (D) genannt; die Numerierung wird auch im weiteren Verfahren beibehalten:

- D1: US 2002/175408 A1 (MAJUMDAR ARUN ET AL) 28. November 2002 (2002-11-28)
- D2: OSAKO S-I ET AL: "QUANTUM ANTI-DOT ARRAYS AND QUANTUM WIRE TRANSISTORS FABRICATED ON INAS/AL0.5GA0.5SB
 HETEROSTRUCTURES" SEMICONDUCTOR SCIENCE AND TECHNOLOGY, INSTITUTE OF PHYSICS. LONDON, GB, Bd. 11, Nr. 4, 1. April 1996 (1996-04-01), Seiten 571-575, XP000586931 ISSN: 0268-1242
- D3: US 5 608 231 A (UGAJIN ET AL) 4. März 1997 (1997-03-04)
- D4: EP 0 452 950 A (HITACHI, LTD; HITACHI VLSI ENGINEERING CORPORATION) 23. Oktober 1991 (1991-10-23)
- - D6: US-A-5 793 055 (KASTALSKY ET AL) 11. August 1998 (1998-08-11)

 TU CHARLES W: "Electronic materials growth: A retrospective and look forward" JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY A. VACUUM, SURFACES AND FILMS, AMERICAN INSTITUTE OF PHYSICS, NEW YORK, NY, US, Bd. 21, Nr. 5, September 2003 (2003-09), Seiten S160-S166, XP012006554 ISSN: 0734-2101

Feld Nr. VIII

- [1] Die Anmeldung erfüllt nicht die Erfordernisse des Artikels 6 PCT, weil die Ansprüche 1, 2, 7 und 8 nicht klar sind.
- [1.1] Die Ansprüche 1 und 2 sind als getrennte unabhängige Strukturansprüche definiert, obwohl sie einfach voneinander abhängig gemacht werden können.

Oii

[1.2] Die Ansprüche 7 und 8 in Zusammenhang mit den Ansprüchen 1-3, 5, 6 ist nicht klar, da der "weiteren Materialbereich" nur in Anspruch 4 definiert ist.

Feld Nr. V

- [2] Die vorliegende Anmeldung erfüllt nicht die Erfordernisse des Artikels 33(1) PCT, weil der Gegenstand der Ansprüche 1-6, 8-10, 12, und 13 im Sinne von Artikel 33(2) PCT nicht neu ist.
- [2.1] Die Ansprüche 2 und 13 sind nicht neu, denn Dokument D1 (siehe Fig. 2, 15, Abschnitte 111-116, 125, 162, 173 180) offenbart:
 Eine Halbleiterheterostruktur und Transistor, einen ersten Materialbereich (GaAs, 142), einen Quantentopf (siehe Heteroübergang in Fig. 15), wobei der zweite Bereich (AlGaAs, 140) den ersten Bereich epitaktisch umschließt und eine Heterostruktur bildet (siehe Figuren 2, 15), wobei eine nichtepitaktische Grenzfläche vorliegt (äussere Oberfläche von AlGaAs) die der epitaktischen Grenzfläche gegenüberliegt, die nicht epitaktische Grenzfläche (äussere Oberfläche von AlGaAs) verursacht gegenüber Luft, Vakuum oder einer externen Spannung (z.B. Gate) implizit ein FERMI-Level Pinning (siehe Par. 177).

Auch das Dokument D4 (siehe Fig. 1, 2, und dazugehörige Beschreibung) offenbart eine Halbleiterheterostruktur mit Whiskers (1) welche als HEMT ausgebildet sind (siehe Fig. 2) mit einem Quantentopf (1) und angrenzendem Material (6), welches eine epitaktische Grenzfläche bildet (siehe Fig. 2) mit höherem Bandabstand (6), eine nichtepitaktische Grenzfläche (Grenzfläche 6, 2) mit dem Metall (2). Es ist für den Fachmann implizit, dass Fermi - Level - Pinning zwischen Material 6 und dem Schottkygate besteht, da derartige Verbindungshalbleiter mit Metallen ein Fermi Level Pinning aufweisen.

Ausserdem offenbaren auch D2 (siehe Figur 3 und dazugehörige Beschreibung) und D3 (siehe Fig. 8 und dazugehörige Beschreibung) Quantenstrukturen in Transistoren die epitaktisch von dotiertem Halbeleitermaterial umgeben sind, ein Metallgate, eine Metall - Halbleitergrenzfläche welche implizit ein FERMI-Level Pinning enthält.

- [2.2] Der Gegenstand der Ansprüche 1 und 2 ist nicht neu gegenüber D7.
 D7 (Fig. 6 S 164) offenbart epitaxiale Core-Multishell Nanowires, die ausserdem einen koaxialen Gate haben. An diesem Gate muss Fermi-level pinning auftreten (implizit).
- [2.3] Die Ansprüche 3-6,8-10,12 sind nicht neu, denn D1-D4 offenbaren auch deren Merkmalen.
 Fermi-Level-Pinning wird durch das III-V Halbleitermaterial und dessen Dotierung bestimmt. Ein Teil der AlGaAs Schicht in D1 oder D4 oder der GaAs-Schicht in D3 kann als weitere Schicht interpretiert werden. GaAs und AlGaAs sind gitterangepasst. Die Quantentöpfe von D1-D4 sind im Bereich von 50nm oder kleiner. D1 oder D4 zeigen keine Unterschreitung der Verarmungslänge.
- [3] Die vorliegende Anmeldung erfüllt nicht die Erfordernisse des Artikels 33(3) PCT, weil der Gegenstand der Ansprüche 1, 2, 7 und 11 nicht auf einer erfinderischen Tätigkeit beruht.
 - [3.1] Der Gegenstand des Anspruchs 1 ist nicht nur nicht neu über D7 (siehe Par. 2.2 von diesem Bericht), er ist auch nicht erfinderisch über D1.
 Dokument D1 offenbart in z.B. Par. 12 und 74 auch, dass eine "COaxial Heterostructure Nanowire" (COHN) mehrere "sheath layers" haben kann. D1 offenbart auch mehrmals, dass bevorzugt epitaxial Schichten benützt werden. Deshalb würde der Fachmann auch einen Nanowire mit mehreren epitaxialen Schichten (COHN) herstellen, und so zum Gegenstand des Anspruchs 1 gelangen.
 - [3.2] Der Gegenstand der Ansprüche 1 und 2 ist nicht erfinderisch gegenüber D1-D4 oder D7.
 Selbst wenn Neuheit (siehe Par. 2.1 und 2.2 von diesem Bericht), wegen dem nicht explizit offenbarten Merkmal "Fermi Level Pinning", angenommen würde, wäre der Gegenstand der Ansprüche 1 und 2 nicht erfinderisch (Art. 33(3) PCT).
 Der Fachmann würde in den Anordnungen von D1-D4 auch III-V Halbleiter-Materialien (z.B.GaAs, AlGaAs) und ein Schottkygate verwenden. D7 offenbart sogar explizit den Koaxialen Gate. Dieses Gatematerial weist dann an der Grenzfläche zu

GaAs oder AlGaAs automatisch Fermi-Level-Pinning auf.

- [3.3] Der Gegenstand des Anspruchs 7 ist nicht erfinderisch.
 Die Verwendung von GaAs als "Caplayer" oder Oxidationsstopp ist generell bekannt für Modulationsdotierung (Anspruch 7), und deren Verwendung in ein- oder null-dimensionalen Strukturen offensichtlich. D1 und D4 verwenden Modulationsdotierung um die Ladungträger im Quantentopf zu konzentrieren (siehe z.B. D1, Par. 125) oder D4 Spalte 8, Zeilen 1-25).
- [3.4] Der Gegenstand des Anspruchs 11 ist nicht erfinderisch.

 Metalle werden als Schottkygate verwendet (siehe D2). GaAs und AlGaAs sind gitterangepasst. 10¹⁶cm⁻³ sind üblich für modulationsdotierte Strukturen (Anspruch 11). Resonante Tunnelstrukturen und Laser sind aus D1 bekannt. Fermi-Level Pinning ist für Verbundhalbleiter generell üblich (siehe z.B. D5, Seite 3085 oder D6, Spalte⁻⁴4, Zeilen⁻⁴9-56). Die Dotierung wird vom Fachmann-so-gewählt, dass der Quantentopf nicht verarmt (siehe z.B. Fig, 15 von D1, oder Fig. 2 von D4).
- [4] Die Dokumente die während einer Recherche im Stand der Technik gefunden wurden offenbaren Nanowires mit mehreren koaxialen epitaxialen Schichten, oder legen diese nahe. Eine Struktur gemäss Fig. 6a mit mehreren epitaxialen Aussenschichten wird aber nicht nahe gelegt.



5

10

15



10/588243 OS. OST/14880



IAP11 Rec'd PCT/PTO 02 AUG 2006

Patentanspruch Neuer

Halbleiter-Struktur aus mindestens einem ersten Materialbereich (1) und einem zweiten Materialbereich (3), wobei der zweite Materialbereich (3) den ersten Materialbereich (1) epitaktisch umschließt und eine Grenzfläche (2) ausbildet, wobei die Materialien des ersten und zweiten Materialbereichs (1, 3) und/oder deren Abmessungen und/oder deren Dotierungen so beschaffen sind, dass ein Fermi-Level-Pinning (9) an der, der Grenzfläche (2) beider Materialbereiche (1, 3) gegenüberliegenden, nicht epitaktischen Grenzfläche (4) des zweiten Materialbereichs (3) vorliegt und der erste Materialbereich (1) einen Quantentopf für freie Ladungsträger ausbildet, dadurch gekennzeichnet, dass der zweite Materialbereich (3) mehrere, schellenartig und epitaktisch zueinander angeordnete Flächen aufweist.

DEST AVAILABLE COPY

